• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft einen Frequenzgenerator, insbesondere für PLLs (PhaseLocked Loop), der die Nachteile der heute verwendeten VCOs (VoltageControlled Oscillator = spannungsgesteuerter Oszillator) beseitigt,insbesondere Frequenzänderungen,die durch Störungenauf der Steuerspannung hervorgerufen werden. Diese Aufgabe wirderfindungsgemäß dadurchgelöst,dass ein in Stufen schaltbarer Oszillator verwendet wird, der voneinem Pulsbreitenmodulator so angesteuert wird, dass laufend zwischenzwei oder mehr Frequenzen umgeschaltet wird. Dadurch kann jede beliebigeFrequenz zwischen diesen Frequenzen erzeugt werden. Liegen die Frequenzen,zwischen denen umgeschaltet wird, nahe beieinander, so kann auchein sehr geringer Jitter der Ausgangsfrequenz erreicht werden. Darüber hinauswird eine PLL mit dem erfindungsgemäßen Frequenzgenerator beschrieben,die zur Frequenzmultiplikation mit dem Faktor N geeignet ist.
    公开号:DE102004007588A1
    申请号:DE102004007588
    申请日:2004-02-17
    公开日:2005-09-15
    发明作者:Michael Gude
    申请人:Gude, Michael, Dr.；
    IPC主号:H03K3-02
    专利说明:
    [0001] Frequenzgeneratorensind in der Digitaltechnik insbesondere zur Takterzeugung weit verbreitet. Invielen Fällenbenötigtman aber nicht nur Festfrequenzen wie sie z.B. durch Quartzoszillatorenerzeugt werden, sondern digital einstellbare Frequenzen. Oft werdenauch sehr hohe Frequenzen benötigt,die auf Grund von Verlustleistung und EMV nur auf einem Chip entstehensollen und nicht von außen zugeführt werdensollen.
    [0002] Nachdem Stand der Technik werden hierfür PLLs (Phase Locked Loops)benutzt deren Oszillator als VCO (Voltage Controlled Oscillator= Spannungsgesteuerter Oszillator) ausgebildet ist. Nachteil dieserOszillatoren ist, dass die frequenzbestimmende Steuerspannung äußerst genauund von Störungen freisein muss, da jede Störspannungauf der Steuerspannung zu Frequenzänderungen und damit zu Jitterin der erzeugten Frequenz führt.
    [0003] Aufgabeder vorliegenden Erfindung ist es nun ohne die Verwendung einesVCOs eine PLL zur Frequenzvervielfachung zu konstruieren.
    [0004] DieseAufgabe wird erfindungsgemäß dadurchgelöst,dass ein in Stufen schaltbarer Oszillator verwendet wird. Hierfür können z.B.R/C- oder L/C-Oszillatoren verwendet werden in denen eines der frequenzbestimmendenBauteile umgeschaltet oder zugeschaltet wird. Am einfachsten dürfte dieWiderstandsänderungdurch Parallelschalten bei einem R/C-Oszillator sein. Für die vorliegendeErfindung vorzuziehen sind frequenzstabilere L/C-Oszillatoren, beidenen Kapazitätenzu- oder abgeschaltet werden. Dabei können durchaus sehr geringeFrequenzänderungenpro Schaltstufe erreicht werden.
    [0005] Zusätzlich wirdein Pulsbreitenmodulator verwendet, der periodisch zwischen zweioder mehr Frequenzen umschaltet. Dadurch werden entsprechend 2 Pulseverschiedener Länge(1 oder 2) erzeugt, um das Ausgangssignal zusammenzusetzen. Sindalle Impulse von Frequenz 1, so wird auch diese Frequenz erzeugt;sind alle Impulse von Frequenz 2, so wird diese Frequenz erzeugt.Alle Frequenzen dazwischen könnendurch geeignete Zusammenstellung von Impulsen der Frequenzen 1 und 2erzeugt werden (2). Je kleiner die Frequenzdifferenzzwischen den beiden Frequenzen ist, um so weniger Jitter hat dieAusgangsfrequenz. Dabei ist die Größe des Puls-Puls-Jitters unabhängig vonder Pulsbreite des Pulsbreitenmodulators, da ja nur bei Umschaltungzwischen den Frequenzen Jitter entsteht.
    [0006] Beieiner Periodendauer von N des Pulsbreitenmodulators und zwei FrequenzenF1 und F2 ergibt sichbei einer Pulsbreiteneinstellung Pw (0..N) im Mittel für die Ausgangsfrequenz: FOUT = N/[((1/F1) × Pw)+ ((1/ F2) × (N-Pw))]
    [0007] DurchVeränderungvon Pw kann die Ausgangsfrequenz in N-Stufen verändert werden. Ändert manauch Pw in Abhängigkeiteiner Referenzfrequenz, so kann übergrößere Zeiträume jedebeliebige Frequenz beliebig genau erzeugt werden.
    [0008] Dermaximale Jitter ist dabei bei Vernachlässigung des Eigenjitters vonF1 und F2: TJ = |1/F1 – 1/F2|
    [0009] EinePLL kann nun so aufgebaut werden, dass Phase und Frequenz des ausdem Oszillator durch N geteilten Signals mit der Referenzfrequenz verglichenwerden. Dabei führteine Frequenz- oder Phasendifferenz zu einer Veränderung des Pulsbreitenwertes(Pw) um +/– 2.Diese Anordnung ist hilfreich, da ein Phasendurchgang zwischen geteilter Oszillator-und Referenzfrequenz so kompensiert werden muss, dass nach kurzerZeit die Phase wieder so korrigiert wird, dass ein erneuter Phasendurchgang,diesmal in anderer Richtung, eintritt. Die Phase des geteilten Oszillatorsignalspendelt also immer um die Phase der Referenzfrequenz. Wenn die beidenFrequenzen F1 und F2 zwischendenen umgeschaltet wird oder die Referenzfrequenz sich so verändern, dassein Phasenausgleich nicht nach einigen Takten herbeigeführt ist,so werden die beiden Frequenzen durch Änderung von Pw um +/– 1 geändert. Die Änderungwird so vorgenommen, dass die Phasengleichheit nunmehr nach wenigenTakten wieder erreicht wird. Durch die Änderung von +/– 1 für die Mittenfrequenzund +/– 2für diePhase pendelt die Phase und damit letztlich auch die erzeugte Frequenzimmer um die Sollfrequenz. Natürlichist es auch möglichanstatt +/– 2Stufen, +/– AStufen zu verstellen und anstatt +/– 1 Stufe +/– B Stufenzu verstellen. Solange A > Bist, führtdieses ebenfalls zu einer stabilen PLL. Für den Fall des Einsynchronisierensder PLL sind größere Änderungender Frequenz in einem Schritt durchaus wünschenswert, da dadurch dieZeit fürdas Einsynchronisieren verkürzt wird.
    [0010] Esist sinnvoll die PeriodenlängeN des Pulsbreitenmodulators auf den Teilungsfaktor N einzustellen,da sonst bereits ein Phasenjitter zwischen geteilter Oszillatorfrequenzund Referenzfrequenz entsteht, obwohl Pw konstant ist. Dies kannzu Fehldetektierung von Phasenfehlern im Phasenvergleicher führen.
    [0011] Kanndie Ausgangsfrequenz des Oszillators nicht mehr durch Änderungdes Pulsbreitenverhältnissesdes Pulsbreitenmodulators ausreichend verstellt werden, um die gewünschte Frequenzzu erzeugen, so muss eine Umschaltung zwischen zwei anderen Frequenzendurch Umstellung des Oszillators eingestellt werden. Hierfür wird dasCarry-Signal des fürdie Pulsbreiteneinstellung Pw benutzten Up/Down-Counters benutzt.Durch einen zweiten Up-Down-Counter wird der Wert k eingestellt,der die geringere der beiden Umschaltfrequenzen bestimmt. Der stufenweiseeinstellbare Oszillator wird also durch Umschaltung der Werte kund k+1 auf die Frequenzen F(k) und F(k+1) eingestellt.
    [0012] 1 zeigtein Ausführungsbeispieldes Frequenzgenerators mit den Merkmalen der Erfindung.
    [0013] 2 zeigtdie Zusammensetzung der Ausgangsfrequenz durch Impulse unterschiedlicherFrequenz
    权利要求:
    Claims (6)
    [1] Frequenzgenerator mit digital einstellbarer Frequenzbestehend aus einem Oszillator mit stufenweise einstellbarer Frequenzund einem Pulsbreitenmodulator dadurch gekennzeichnet, dassdurch laufendes Umschalten zwischen mindestens zwei verschiedenenFrequenzen eine beliebige Ausgangsfrequenz erzeugt wird.
    [2] Phase Locked Loop (PLL) mit einstellbarem Frequenzgeneratornach Anspruch 1 dadurch gekennzeichnet, dass der Frequenzgeneratorals einstellbarer Oszillator in der PLL verwendet wird.
    [3] Phase Locked Loop (PLL) nach Anspruch 2 dadurch gekennzeichnet,dass die erzeugte Frequenz mit einer Referenzfrequenz verglichenwird und eine Abweichung zu einer Veränderung von +/– 2 Stufenin der Pulsbreite des Pulsbreitenmodulators führt.
    [4] Phase Locked Loop (PLL) nach Anspruch 2 dadurch gekennzeichnet,dass die erzeugte Frequenz geteilt wird bevor sie mit einer Referenzfrequenzverglichen wird und die Periodenlänge des Pulsbreitenmodulatorsdem Frequenzteilungsfaktor entspricht.
    [5] Phase Locked Loop (PLL) nach Anspruch 2 dadurch gekennzeichnet,dass in den Fällen,in denen nach einigen Takten die Phasenlage der erzeugten Frequenznicht wieder mit der Phasenlage der Referenzfrequenz übereinstimmt, diePulsbreite des Pulsbreitenmodulators um +/– 1 Stufe verändert wird.
    [6] Phase Locked Loop (PLL) nach Anspruch 3 oder 5 dadurchgekennzeichnet, dass anstatt +/– 2 Stufen+/– AStufen verstellt wird und dass anstatt +/– 1 Stufe +/– B Stufenverstellt wird und dass A > Bist.
    类似技术:
    公开号 | 公开日 | 专利标题
    JP3653892B2|2005-06-02|フラクショナルｎ周波数シンセサイザ
    US8188796B2|2012-05-29|Digital phase-locked loop clock system
    US7724097B2|2010-05-25|Direct digital synthesizer for reference frequency generation
    US8791734B1|2014-07-29|Cascaded PLL for reducing low-frequency drift in holdover mode
    FI113112B|2004-02-27|Menetelmä oskillaattorin säätämiseksi
    US8471614B2|2013-06-25|Digital phase locked loop system and method
    JP4649362B2|2011-03-09|発振器制御装置
    US6147561A|2000-11-14|Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
    Chiu et al.2010|A dynamic phase error compensation technique for fast-locking phase-locked loops
    US8441291B2|2013-05-14|PLL using interpolative divider as digitally controlled oscillator
    US7800451B2|2010-09-21|Frequency adjustment for clock generator
    US8085101B2|2011-12-27|Spread spectrum clock generation device
    EP0727877B1|2002-11-20|Synthetisierer mit schneller Frequenzumschaltung
    EP1512224B1|2006-05-10|Phasenregelschleife
    EP0657796B1|2005-03-02|Taktgenerator und Phasenkomparator zur Verwendung in einem derartigen Taktgenerator
    KR100320050B1|2002-01-09|지연 회로, 클럭 생성 회로 및 위상 동기 회로
    JP4660076B2|2011-03-30|クロック発生回路
    US8138846B2|2012-03-20|Precision, temperature stable clock using a frequency-control circuit and a single oscillator
    US8786341B1|2014-07-22|Frequency synthesizer with hit-less transitions between frequency- and phase-locked modes
    TWI230513B|2005-04-01|Charge-pump phase-locked loop circuit with charge calibration
    US20060009184A1|2006-01-12|Hybrid control of phase locked loops
    DE10355320B3|2005-04-14|Hochauflösender digitaler Pulsweitenmodulator und Verfahren zum Erzeugen eines hochaufgelösten pulsweitenmodulierten Signals
    JP2006086740A|2006-03-30|電圧制御発振器及び通信用半導体集積回路
    US20030016088A1|2003-01-23|Phase-locked loop and method for automatically setting its output frequency
    US8248175B2|2012-08-21|Oscillator with external voltage control and interpolative divider in the output path
    同族专利:
    公开号 | 公开日
    DE102004007588B4|2016-01-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-09-15| OP8| Request for examination as to paragraph 44 patent law|
    2015-12-10| R018| Grant decision by examination section/examining division|
    2016-10-22| R020| Patent grant now final|
    2018-09-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE102004007588.3A|DE102004007588B4|2004-02-17|2004-02-17|Frequenzgenerator mit digital einstellbarer Frequenz|DE102004007588.3A| DE102004007588B4|2004-02-17|2004-02-17|Frequenzgenerator mit digital einstellbarer Frequenz|
    [返回顶部]